000
19.11.2024, 11:40 Uhr
Micha
|
Wenn man SRAM verwendet (heutzutage im Bastlerbereich die bevorzugte Lösung) hat man innerhalb der Gruppen der Daten- und Adressleitungen totale Freiheit, wie man Leitungen mit dem Bus verbindet, solange alles 1:1 ist. Man kann das sozusagen dem Leiterplatten-Design anpassen.
Wie ist das bei DRAM?
Ich vermute, daß man (Beispiel: 4164) die drei Gruppen Daten / Row-Adress / Column Adress) jeweils beisammen halten muß, innerhalb dieser drei Gruppen aber immer noch jeweils die Freiheit hat, die Leitungen nach optimalem Layout zu verbinden. Ergibt das Sinn, oder irre ich mich? |
