019
11.02.2019, 18:19 Uhr
holm
|
| Zitat: | rm2 schrieb
Hallo Holm,
mein Gedankengang:
oftmals werden die Ausgänge von 8205, 74S405 u. ä. verknüpft und dann
/CS- bzw. Übernahme-Signale gebildet - stimmt dann noch die Reihenfolge der Gültigkeit (Verzögerung) von Signalen?
mfg Ralph |
Das muß man anhand der Propagation Delay der folgenden ICs selber kalkulieren wo man da landet, aber ich sehe keinen Grund warum sich das wie von Dir angenommen irgendwie verschlechtern sollte.
Jemand der Timings mit Signallaufzeiten von Gattern bildet sollte sowieso gefeuert werden, das zieht bei jedem Wechsel das Anbieters Ärger nach sich.
für den 8205 werden von Kramer/Würtemberger folgende Signallaufzeiten angegeben:
(E->Y)
tPHL <=18ns, typ. 11ns
tPLH <=18ns, typ. 9ns
(A->Y)
tPHL <=18ns, typ. 11ns
tPLH <=18ns, typ. 9ns
Im Motorola Datenblatt zum 74LS138 gibts auf Grund der anderen Schaltung (ein 8205 enthält eine Diodenmatrix, ein LS138 Logikgatter) jeweils 2 unterschiedliche Verzögerungen im IC, da werden Werte für
(E->Y) E1,E2
tPHL <=32ns, typ. 21ns
tPLH <=18ns, typ. 12ns
bzw.
(E->Y) E3
tPHL <=38ns, typ. 25ns
tPLH <=26ns, typ. 17ns
angegeben,
und für die Adreßverzögerung auch Werte zwischen 39 und 41 ns, (26,27 typ). Von der zulässigen Last (Fan Out) am Ausgang mal ganz abgesehehn.
Ich habe Differential-Eproms mit 35ns (25ns) Zugriffszeit zum Einsatz in Bipolarrechnern, (AM27C291 z.B.) da wäre der Einsatz eines 74LS138 wohl tödlich... da nimmt man besser einen 74F138 oder eine 74AS138 oder einen HCT.
Schlechter wirds also mit einem 8205 anstelle eines 74LS138 nie, nur Stromhungriger.
Gruß,
Holm
--
float R,y=1.5,x,r,A,P,B;int u,h=80,n=80,s;main(c,v)int c;char **v;
{s=(c>1?(h=atoi(v[1])):h)*h/2;for(R=6./h;s%h||(y-=R,x=-2),s;4<(P=B*B)+
(r=A*A)|++u==n&&putchar(*(((--s%h)?(u<n?--u%6:6):7)+"World! \n"))&&
(A=B=P=u=r=0,x+=R/2))A=B*2*A+y,B=P+x-r;}
Dieser Beitrag wurde am 11.02.2019 um 18:22 Uhr von holm editiert. |
