001
11.03.2024, 21:01 Uhr
volkerp
Default Group and Edit
|
RTFM
Eine spezielle Schaltung sorgt dafuer, dass bei Reset der Datenbustreiber A1 inaktiv wird, d. h. er wird vom Prozessor getrennt. Unmittelbar an der CPU werden die Datenleitungen ueber die Widerstaende R44 … R51 auf Masse, d. h. L-Pegel gelegt.
Da die CPU nach aktiven RESET den Befehlszaehler auf die 0000H einstellt, werden nun auf dieser Adresse die Daten 00H gelesen. Das bedeutet fuer den Prozessor die Ausfuehrung eines sogenannten Leerbefehls (NOP, s. 4.3.15). Bei dessen Ausfuehrung wird der Befehlszaehler um eins erhoeht. Auf diese Art und Weise zaehlen die Adressen hoch, bis die Adresse des Betriebssystems erreicht wird und das Signal /CS aktiviert wird, das den Datenbus mit Hilfe der Logik wieder frei gibt. Als naechstes wird jetzt der erste Befehl des Betriebssystemprogrammes gelesen und dieses wird abgearbeitet. -- VolkerP
http://hc-ddr.hucki.net (Z9001, Z1013, LC-80, ...) Dieser Beitrag wurde am 11.03.2024 um 21:02 Uhr von volkerp editiert. |