002
26.01.2020, 18:27 Uhr
Bea
|
Hallo,
Eine kurze Übersicht.
- Leiterplatte 4-lagig
- CPU : U880/Z80
- I/O- , Daten- und Adressbus getrieben
- ECP und NKC-I/O BUS
- Speicher : 64kB Grund-RAM
1MB Zusatzram als Ramdisk einblendbar in 64kB großen Blöcken
Batteriegepuffert
bis zu 512kB ROM mit Jumper in 64kB Schritten umschaltbar
- Sound : AY-3-8913 mit Verstärker
- PS/2 Tastatur
- GDP64 mit 9366 oder 9367 mit 64kB RAM
- DS12887
- 1x Serielle Schnittstelle
- Floppy-Kontroller mit WD2797 (soll die Weiterentwicklung des WD1797 sein)
- IDE mit GIDE
für die Logik sind drei Altera MAX drauf, EPM7128 als PLCC84 für das GDP und FLoppy/IDE/Sound waren EPM 7064 im PLCC 56 Gehäuse vorgesehen. Leider habe ich zu Spät gemerkt das diese kein JTAG hatten und so habe ich diese weißen Adapter gemacht und alle drei IC sind in der JTAG Kette. Es gehen EPM7064 und EPM7128 im QFP Gehäuse.
Wenn jemand ein Programmer für die PLCC Varianten hat können auch diese eingesetzt werden.
Was bereits funktioniert:
CPU, GDP, RAM sowie RAMBANK, Tastatur, und Seriell.
Für den Quartzoszillator geht alles um auf die 14MHzoder 12MHz für die Takterzeugung des 9366/67 zu kommen.
Getestet habe ich die Schaltung bis 14MHz und 0-W/S . Höhere Frequenzen bringen Probleme mit den langsamen Peripherie Bausteinen.
Da ich immer Probleme mit dem Reset des ATTiny2313 hatte, sind die BE nicht bestück und der Reseteingang ist mit einer Drahtbrücke direkt am RESET der Schaltung verbunden.
Durch die großen Spannungsversorungsflächen in den Innenlagen brauchen nicht alle Block-Kondensatoren bestückt zu werden.
Wenn jemand die Schalungsunterlagen oder die Dateien der CPLD braucht einfach eine P/N.
Gruß
Bea |
