001
23.03.2018, 21:00 Uhr
schlaub_01
|
Hallo Detlef,
das hatte ich letztens an meinem alten XP Rechner auf Arbeit auch mal, als ich ein uraltes Virtex Design anfassen musste, aber das war ja bei mir ein FPGA. Die einzigste Idee, die ich noch hätte, daß das eine User Signatur ist. Normalerweise wird die zwar ins JEDEC File geschrieben, aber vielleicht gibt's die bei den CPLDs auch extra. Kannst Du mal bitte schauen, welche Optionen bei Generate Programming File gesetzt sind? Da gibt's meines Wissens auf jeden Fall die Signature.
Grüße, Sven.
Nachtrag: Im Impact gibt es unter Edit->Preferences auch noch einen Punkt Automatic Checksum Insertion. Da kannste auch mal schauen, ob das eventuell gesetzt ist. Dieser Beitrag wurde am 23.03.2018 um 21:20 Uhr von schlaub_01 editiert. |