Logikanalysesystem LAS 20

Im Jahr 1981 begann am Wissenschaftsbereich "Nachrichten- und Rechentechnik" der Sektion "Informationstechnik" der TU Dresden die Entwicklung eines Logikanalysators. Auf der Leipziger Frühjahrsmesse 1984 wurde dann ein mittels studentischer Beleg- und Diplomarbeiten geschaffener Prototyp mit der Bezeichnung LA32/20K ausgestellt.

Logikanalysator LA32/20K auf der Leipziger Frühjahrsmesse 1985

Dieser Logikanalysator ermöglichte die Zeit- und Zustandsanalyse in komplexen digitalen Systemen der Rechen-, Automatisierungs- und digitalen Nachrichtentechnik. Mit einer Kanalzahl von 32 und einer maximalen Abtastfrequenz von 20 MHz hatte er auch international ansprechende Parameter. Der Einsatz eines Mikrorechners zur Steuerung des Messgerätes war in der DDR ein Novum auf diesem Gebiet. Ein leistungsfähiges Dialogsystem mit alphanumerischer Tastatur und quasigrafischem Farbdisplay ermöglichte eine nutzerfreundliche Bedienung sowie eine übersichtliche, komplexe Informationsauswertung.

Konfigurationsdialog des LA32/20 auf einem Farbdisplay

Ausdruck eines Auswertedialogs vom LA32/20

Technische Daten der Logikanalysatoren LA32/20

aus [Bedienungsanleitung]:

Kanalzahl	16	32
maximale Abtastfrequenz	20 MHz	10 MHz
Speichertiefe	1 * 4K Ereignisse oder 4 * 1K Ereignisse	1 * 2K Ereignisse oder 4 * 512 Ereignisse
interner Abtasttakt	50 Hz, 100 Hz, 500 Hz, 1 kHz, 5 kHz
(Zeitanalyse)	500 kHz, 1 MHz, 2.5 MHz, 10 MHz, 20 MHz
externer Abtasttakt	externer Takteingang mit wählbarer
(Zeit-/Zustandsanalyse)	Triggerschwelle oder Kanal 1, 5, 9 oder 13
Triggerarten	intern/extern, synchron/asynchron, Ein- oder Mehrebenen-Triggerung
Mehrebenentriggerung	15 Triggerebenen Triggerung auf kompaktes Triggerwort
Triggerereigniszähler	1 bis 256 Triggerereignisse
Triggerverzögerung	bis 65536 Abtasttakte
Glitch-Erkennung	größer als 20 ns-Impulse
Tastkopf TK 8/20	8 Kanäle, 1 MOhm \|\| 5 pF
Triggerschwelle	-12,8...12,7 V in 0,1 V Schritten max. -150 ... +200 V
Darstellungsarten	Rechteckdarstellung, Binärdarstellung, parallele Zusammenfassung bis 4 Kanäle serielle Zusammenfassung bis 16 Ereignisse
Menüverwaltung	10 Standardmenüs und 10 variable Menüs

Das Programmpaket eines Logikanalysators LA32/20 umfasste ein aus einzelnen Modulen konfigurierbares Minimal-Betriebssystem in Assembler (bis zu 6 KByte, z.B. MBBS) und das eigentliche Mess- und Auswerteprogramm in PL/M 80 (mit einem Umfang von ca. 48 KByte, z.B. LABS83).
Das Minimal-Betriebssystem (hier Monitor genannt) war gerätespezifisch und enthielt einen Urlader sowie die Routinen für die Tastatureingabe, die Bildschirm- und die Druckerausgabe und die Ansteuerung des externen Speichermediums. Bestandteil ist weiterhin ein kleiner Debugger zur Inbetriebnahme, Fehlersuche und Testung des Logikanalysators.
An RAM-Speicher wurden verwendet: 4 KByte Bildwiederholspeicher, 8 KByte Messdatenspeicher und bis zu 9 KByte Arbeitsspeicher. Da das zusammengenommen mit dem für das Programm erforderlichen Speicher den 16-bit-Adressraum überstieg, kam ein mehrstufiges Speicherbank-System zum Einsatz.
Viele Veränderungen bzw. Ergänzungen der Schaltungstechnik erforderten auch eine Modifikation der zugehörigen Programmteile. Bei den Varianten mit externem Speichermedium konnten diese einfach nachgeladen werden. Beim Geraer MC80LA war dazu zunächst nur der Austausch der EPROMs möglich. Die SPE4-Leiterkarte war jedoch schon dafür vorbereitet, bei Einsatz von EPROMs mit höherer Speicherkapazität zwischen verschiedenen Programmversionen umschalten zu können.
Eine ausführliche Beschreibung findet man in: [Götze, Meusel, Nicklisch: Logikanalysator LA32/20; rfe, Verlag Technik Berlin, 34 (1985) H. 10, S. 626ff und H. 11, S. 719ff]

Es gab den LA32/20 in verschiedenen Ausführungen:

Logikanalysator LA32/20 K

Ein geöffneter LA32/20 K von oben

Eine erste Kleinserie wurde am "Zentrum Wissenschaftlicher Gerätebau und Forschungstechnik" der TU Dresden (ZWGB) gebaut. Gehäuse, Bildschirm, Tastatur und Kassettenmagnetbandeinheit wurden vom Mikrorechner MC80.22 des VEB Elektronik Gera übernommen, die Leiterkarte ZVE K2521, eine 64KByte-dynamisch-RAM-Platine und die Stromversorgung waren aus dem K1520-Fundus des Kombinats Robotron. Die LA-spezifischen Leiterkarten wurden in Zusammenarbeit mit dem VEB Funkwerk Köpenick entwickelt.

LA32/20 K - STE1 Triggerung

LA32/20 K - STE2 zentrale Steuerung

LA32/20 K - STE3 Messwert-Formierung und -speicherung

LA32/20 K - QFD quasigrafisches Farbdisplay

Das Logikanalyse-Programmsystem wurde von Digitalkassette geladen, was leider immer eine erhebliche Zeit dauerte. Eigene Messeinstellungen (variable Menüs) konnten auf Kassette gespeichert werden. Bei Anschluss eines Farbbildschirms wurden die Menüs und Messergebnisse auch in farbiger Blockgrafik dargestellt. Die Ausgabe von Bildschirmausschriften der Messergebnisse auf einem Fernschreibdrucker war möglich.

Von diesem seltenen Gerät sind noch zwei Exemplare bekannt; eins befindet sich im Rechenwerk Halle.

Logikanalysator LA32/20 R

Für den Eigenbedarf des Kombinats Robotron wurde im VEB robotron Elektronik Riesa eine Serie des LA32/20 im Gehäuse des Bürocomputers A5120 gebaut.

Logikanalysator LA32/20 R

Logikanalysator LA32/20 R - Rückansicht offen

Es wurden die gleichen LA-spezifischen Leiterkarten wie im LA32/20K eingesetzt. Als externes Speichermedium wurden 5¼-Zoll-Diskettenlaufwerke verwendet. Deshalb wirkte als ZVE die K2526 und als Anschlusssteuerung AMF die K5120. Die serielle Tastatur wurde über eine ASS K8025 angeschlossen.

robotron-Variante des Tastkopfes TK 8/20 geöffnet

Rückverdrahtung eines LA32/20 K-1

Das Logikanalyse-Programm wurde von Diskette geladen und die Speicherung der Einstellungen konnte auf Diskette erfolgen.

Von diesem seltenen Gerät ist heute nur noch ein Exemplar bekannt.

Logikanalysator LA32/20 K-1

Eine weitere Kleinserie des LA32/20 wurde 1986 am ZWGB (Zentrum Wissenschaftlicher Gerätebau) der TU Dresden gefertigt und ein Muster auf der Leipziger Frühjahrsmesse 1986 ausgestellt.

Logikanalysator LA32/20K-1, TU Dresden

Logikanalysator LA32/20 K-1

Blick von oben in ein offenes Gerät

Der Logikanalysator LA32/20 K-1 fand diesmal im Gehäuse eines Computers MC80.30 Platz. Es kam dessen serielle Tastatur einschließlich zugehöriger Anschlusssteuerung ASP zum Einsatz. Die Kombination Kassettenlaufwerk LW 1200 und Anschlusssteuerung MBI2 wurde wieder verwendet. Die LA-spezifischen Leiterkarten stellen eine funktionsäquivalente Überarbeitung dar, die in Zusammenarbeit mit dem VEB Robotron-Elektronik Riesa entwickelt wurden.

Von diesem seltenen Gerät sind noch zwei Exemplare bekannt; eines befindet sich im Rechenwerk Halle.

Logikanalysator MC80LA

Der VEB Elektronik Gera, der von Beginn an in die Fertigung der Logikanalysatoren als Baugruppenlieferant eingebunden war, produzierte schließlich die Geräteserie MC80LA.
Basis dieses Logikanalysators war das Gehäuse des MC80.30.

Logikanalysator MC80LA

Blick von hinten, oben auf ein geöffnetes Gerät

Zum Einsatz kam eine auf Grund der Anforderungen des Logikanalysators modifizierte ZVE des Computers MC80.30. Eine echte Neuentwicklung stellte die Leiterkarte SPE4 dar, auf der alle Programmteile des Logikanalysators in EPROMs Platz fanden, sodass er sofort nach dem Einschalten betriebsbereit war. Nicht realisiert wurde die Speicherung der Einstellungen auf einem externen Medium, wobei prinzipiell die Möglichkeit bestand, eigene Menüs im EPROM abzulegen. Da sich seit Entwicklungsbeginn des LA32/20 die zur Verfügung gestellten Bauelemente verändert hatten, wurden alle LA-spezifischen Leiterkarten überarbeitet und weiterentwickelt, wobei die Funktionalität und das Schaltungsprinzip aber erhalten blieb.

Startmenü des MC80LA

SPE4 (2*) 48KByte EPROM

STE1 Triggerung

STE3 Messwert-Formierung und -speicherung

Am Wissenschaftsbereich "Nachrichten- und Rechentechnik" der Sektion Informationstechnik an der TU Dresden erfolgte mittels studentischer Beleg-, Diplom- und Doktorarbeiten eine ständige Weiterentwicklung und Ergänzung zu einem Logikanalysesystem. Dazu gehörten:

der Logikanalysator LA32/20
der TTL-Tastkopf
der Tastkopf TK8/20
die Koppeleinheit KELA zwischen dem Logikanalysator und dem K1520-Bus
das Zeitanalysemodul ZM4/80
das Zeitanalysemodul ZM8/80
der Glitch-Tastkopf LA-TST 2/40
der Transientenspeicher-Vorsatz LA-TR 4
der Logikgenerator LG32/20

TTL-Tastkopf offen

Innenansicht des TK8/20 (ZWGB)

Eine Erhöhung der maximalen Abtastfrequenz wurde mit der Entwicklung der Zeitanalysemodule ZM 4/80 und ZM 8/80 erreicht. Diese ermöglichten die bis zu vier- bzw. achtkanalige Messsignalabtastung mit 80 MHz, was jedoch mit einer entsprechenden Verringerung der Kanalzahl erkauft wurde.
Im Zeitanalysemodul kam zur Messsignalformierung eine Seriell-Parallel-Wandlung zum Einsatz: Das konditionierte Eingangssignal wurde parallel auf die Dateneingänge von vier Schottky-D-Flip-Flops geschaltet, deren Taktsignale um jeweils 12,5 ns phasenverschoben waren. Diese Taktsignale gewann man aus einer Laufzeitkette.
Näheres findet man in: [Götze, Nicklisch: Zeitanalysemodul zum Logikanalysator LA32/20;
rfe, Verlag Technik Berlin, 36 (1987) H. 5, S. 286ff]

Zeitanalysemodul ZM4/80

Innenansicht des ZM4/80

Um einen einfachen Anschluss des Logikanalysators an den K1520-Systembus zu ermöglichen, wurden eine Buskoppeleinheit und das zugehörige Programm KELA entwickelt.
Es gab davon zwei Versionen: Die erste Ausführung wurde vom ZWGB hergestellt bzw. die erforderlichen Unterlagen, um eine solche Baugruppe selbst anzufertigen, konnten über das ZWGB als "Nachnutzung" bezogen werden. Im Zusammenhang mit dem Logikanalysator MC80LA produzierte der VEB Elektronik Gera eine funktionell erweiterte Version. Auch diese musste "nachgenutzt" werden.

Koppelleiterkarte K1520-LA32/20 (ZWGB)

Funktionell erweiterte Koppelleiterkarte (Gera)

Konfigurationsdialog des KELA-Programms (Gera)

Ausdruck eines KELA-Auswertedialogs

Die Verbindungsleitungen waren stets selber anzufertigen wegen der sehr zeitaufwendigen Lötarbeiten.
In beiden Fällen wurde die Leiterkarte auf einen freien Busplatz gesteckt und über fünf vieladrige Leitungen an den Logikanalysator angeschlossen. Der Daten- und Adressbus sowie die Steuersignale /M1, /MREQ, /RD, /WR, /IORQ und /RFSH waren stets aufgeschaltet, von den anderen Bussignalen konnten weitere zwei programmtechnisch dazugewählt werden. Die Abtastung der Buszustände erfolgte redundanzarm entweder synchron

mit dem K1520-Systemtakt,
mit wählbaren Maschinenzyklen oder
mit wählbaren Steuersignalen und deren Kombination.

Die vielfältigen Triggermöglichkeiten des Logikanalysators konnten über eine Haltepunktlogik mittels /NMI-, /INT- oder /Wait-Signal auf das zu untersuchende K1520-System zurückwirken. Der Auswertedialog konnte sowohl die Buszyklen in Klartext kennzeichnen als auch die Zustände reassembliert in mnemonischer Schreibweise darstellen, was die Analyse eines Programmablaufs enorm erleichterte.
[Meusel, Piepiorra: Softwareanalyse mit Logikanalysesystem LAS 20;
rfe, Verlag Technik Berlin, 35 (1986) H. 2, S. 71ff]

Von dieser Variante haben bis heute zwei Exemplare überlebt.

Logikgenerator LG32/20

Innerhalb des Logikanalysesystems LAS32/20 stellt der Logikgenerator LG32/20 (Logiksampler) ein selbständiges Gerät dar. Er wurde am Wissenschaftsbereich Akustik und Messtechnik der Sektion Informationstechnik an der TU Dresden entwickelt und am ZWGB in Kleinserie gebaut. Mit ihm war die programmgesteuerte Stimulierung von Messobjekten mit Zustandsfolgen 64-kanalig bis 20 MHz Signalfolgefrequenz möglich. Es konnten 2048 Zustände je Kanal vorgegeben werden.
s.a. [rfe 35 (1986) H. 6, S. 54]
Ein Prototyp des Logikgenerators LG32/20 wurde bereits 1985 im Heft 10 der Zeitschrift rfe vorgestellt.

Logikgenerator LG32/20

LG32/20 - Leiterkarte STE12

LG32/20 - Leiterkarte STE22

LG32/20 - Leiterkarte STE32

Ob heute noch vollständige Geräte einschließlich der zugehörigen Programme existieren, ist nicht bekannt. Einzig ein LG-spezifischer Leiterkartensatz, der zu einer Ausführung ähnlich LA32/20 K-1 gehören soll, ist dokumentiert.

Der MC80-Logikgenerator gilt heute als ausgestorben.

Logikanalysesystem LA100

Der Übergang der Mikrorechentechnik auf 16-bit-Systeme verbesserte einerseits die rechentechnischen Möglichkeiten für die Logikanalyse (höherer Bedien- und Anzeigekomfort, größerer zur Verfügung stehender Speicherraum, vielfältige Programm- sowie Datenspeicherung auf Disketten oder Festplatten usw.) erforderte andererseits aber auch eine weitere Vergrößerung der Kanalzahl sowie eine Erhöhung der Abtastfrequenz zur Fehlersuche oder Inbetriebnahme. Das führte zusammen mit der deutlich verbesserten Bauelementebasis am Ende der 1980er Jahre zur Auftragsentwicklung des Logikanalysesystems LA 100. Es wurde erstmals zur Leipziger Frühjahrsmesse 1989 ausgestellt.

Logikanalysator LA100 B

Logikanalysator A7220

Bildschirmausgabe des LA100

Zum Logikanalysesystem LA100 zu zählen sind:

der Logikanalysator A7220
das Logikanalysebeistellgerät LA 100 B
der universelle Tastkopf TK 8/30
der Glitch-Tastkopf TSE

In zwei Artikeln der Zeitschrift rfe wurden der Logikanalysator A7220 und das Logikanalysebeistellgerät LA 100 B ausführlich vorgestellt und deren technische Parameter aufgeführt.
[Götze, Meusel: Logikanalysator LA100;
rfe, Verlag Technik Berlin 39 (1990) H. 8, S. 523ff und H. 9, S. 564ff]
Der Beginn der Fertigung des LA 100 B im ZWGB bzw. des A7220 im VEB Elektronik Gera war für das Jahr 1990 vorgesehen.

Technische Parameter des Logikanalysesystems LA100

	Zeit- u. Zustandsanalyse bis 25 MHz	Zeitanalyse Mix 100/25 MHz
Kanalzahl	LA100B: 80 A7220: 48	LA100B: max. 20 / 80 A7220: max. 12 / 48
Speichertiefe	1024	4096 / 1024
Abtasttakt	intern: 2 Hz ... 10 MHz, 25 MHz in 1-2-5-Stufen extern: 5 verknüpfte Takteingänge maximal 25 MHz
Messdateneingänge	Schottky-TTL, invertierend
Datenqualifizierung	intern: durch Triggersequenzer gesteuert extern: 4 verknüpfbare Qualifizierungseingänge

Triggerung:

Worterkenner	LA100B:10 * 8 bit maskierbar A7220: 6 * 8 bit maskierbar
Wortverknüpfung	gruppenweise AND/OR/NAND/NOR
Triggermodus	synchron \| asynchron
Triggerfilter	n * 40 ns \| n * 1/TA mit n = 0...15
minimale Dauer des Trigger-Ereignisses im asynchronen Modus	> 10 ns (fmax 10 MHz)
Triggersequenzer	15 Ebenen bei synchronen und asynchronen Sequenzen
Triggerereigniszähler	8 bit pro Ebene
Triggersequenzzähler	4 bit (nutzbar 14 Wiederholungen)
Triggerverzögerung	1...4096 Abtasttakte
Glitch-Kanäle mit separatem Speicher	LA100B: 20 A7220: 12
minimale Glitch-Breite	6 ns

Tastkopf TK 8/30:

Kanalzahl	8
minimale Impulsbreite	10 ns (bei 50% Triggerschwellenfehler)
maximale Frequenz	30 MHz (Tastverhältnis 1:1)
progr. Logikschwelle	-12,6...+12,6 V
Eingangswiderstand	> 100 kOhm
Eingangskapazität	< 3 pF

Als Folge der politischen Ereignisse in der DDR im Jahre 1990 wurden auch die Kombinate Robotron und "Elektronische Bauelemente" aufgelöst. In diesem Zusammenhang wurde u.a. die Produktion der Logikanalysatoren eingestellt. Mit der vollständigen Umorganisation des Wissenschafts- und Lehrbetriebs an der TU Dresden im Sommer 1991 endeten dann die erfolgreichen zehnjährigen Forschungs- und Entwicklungsarbeiten auf dem Gebiet der Logikanalyse.

Letzte Änderung dieser Seite: 10.05.2023

Herkunft: www.robotrontechnik.de